ムーアの法則が50に近づくにつれ、インテルは追いつくために奮闘している

チップ技術の進歩により、インテルがムーアの法則に追いつくのはますます難しくなってきているが、同社のCEOは、プロセッサにパフォーマンスと機能を追加することに関しては、ムーアの法則が依然として重要な基準であると述べている。

「インテルでの我々の仕事は、それが可能な限り長く存続するようにすることです」とブライアン・クルザニッチ氏は木曜日、カリフォルニア州サンタクララで行われたインテルの投資家会議の基調講演で語った。

来年はムーアの法則の50周年にあたり、インテルはこの記念行事を計画しているとクルザニッチ氏は語った。

ムーアの法則は、1968年にインテルの共同創業者となったゴードン・ムーアの観察に基づいています。ムーアは、シリコン上に集積できるトランジスタの数が2年ごとに倍増し、チップの性能向上と新機能の追加が可能になるという見解を示しました。インテルは、1965年の論文で提唱されたこのムーアの法則を基準として、チップに集積できるトランジスタの数を増やし、チップのサイズとコストを削減してきました。

しかし、チップが原子レベルまで微細化するにつれ、技術者や科学者たちはムーアの法則は最終段階に達したと宣言している。インテルは投資家向けカンファレンスで、最新のチップはムーアの法則に沿ったコスト削減を実現しながら、より高い性能と省電力性を実現したと述べた。ただし、製造と設計の問題により、ムーアの法則から逸脱した。

インテルは通常、毎年新しいチップをリリースし、2年ごとに新しい製造プロセスを導入しています。しかし、業界最先端である14ナノメートルプロセスを用いたチップの製造には苦労しており、14ナノメートルプロセスのメリットを最大限に享受できるようになるまで2年半を要しました。

14ナノメートルプロセスに基づく最初のチップは今年初めに出荷されたが、以前の22ナノメートルプロセスと比較して、歩留まりはようやくインテルの予測に到達し始めたところだとインテルのテクノロジーおよび製造グループ担当執行副社長兼ゼネラルマネージャーのビル・ホルト氏は述べた。

ホルト氏は、コード名が「ブロードウェル」である最初の14ナノメートルチップ（上の写真）の生産は、初期の落ち込みからまだ回復していないものの、「健全な範囲」にあると述べ、2015年初めまでに歩留まりが22ナノメートルレベルに達するだろうと付け加えた。

「当社の22ナノメートル技術は、これまでで最も歩留まりの高い技術です。私たちが追いつこうとしているハードルは非常に高いです」とホルト氏は述べた。「これは不可欠です。コスト削減を実現するためには、前世代の技術と同等の性能を実現しなければならないからです。」

さらに読む：なぜPCを殺しているのか、モビリティではなくムーアの法則と、ムーアの法則を破る：チップメーカーがPCを驚異的な新レベルに押し上げる方法

しかし、タイムリーな実行力で知られるインテルにとって、歩留まりは依然として正常とは言えません。Broadwellの生産に問題が発生し、ノートパソコンとタブレットの発売が遅れています。Broadwellを搭載した最初のタブレットとハイブリッドは店頭に並び始めたばかりで、来年初めには主流のノートパソコンに搭載される予定です。

インテルもまた、14nmプロセスにおける当初の苦戦から脱却し、将来を見据えようとしています。同社は先日開催されたインテル開発者フォーラムでブロードウェル氏を退け、ワイヤレスコンピューティングとより優れたグラフィックス機能を備えた、同じく14nmプロセスで製造される次世代アーキテクチャ「Skylake」を宣伝しました。

市場ニーズがインテルの製造における優先事項を決定づけてきました。PC市場の低迷を受け、インテルはパフォーマンスよりも消費電力を優先したモバイルチップの生産量を増やしています。これにより、インテルはプロセッサの開発方法を変え、複数の処理モジュールと無線モジュールを1つのチップセットに統合するシステムオンチップ（SoC）アプローチを採用しました。

画像: インテル

クルザニッチ氏は、インテルは依然として最先端のトランジスタを求めているものの、優先順位次第ではムーアの法則は複数の方法で達成できると述べた。コスト、性能、消費電力のバランスを取る必要がある。

インテルは、微細化によって低下するトランジスタ当たりのコストに関する経済性の観点からムーアの法則に近づいています。22nmプロセスでは、トランジスタを積み重ねる新しいチップ設計を採用しました。これは14nmテクノロジーによってさらに強化され、チップサイズはさらに縮小されました。

ホルト氏は、ムーアの法則を考慮すると、インテルは従来の製造プロセスと比較して、14nmプロセスでのコスト削減の傾向をわずかに下回っていると述べた。

チップ設計の面では、インテルはトランジスタのフィンピッチを縮小し、チップ上のすべての構成要素が一体となって機能するよう、インターコネクトの規模を積極的に縮小しました。しかし、ゲートピッチやSRAMメモリセルに関しては、大幅な縮小は実現できませんでした。

しかし、ムーアの法則を批判する人々が主張するように、より小さなチップにより多くの機能をエッチングすることは、ますます困難になるでしょう。チップはより広範囲の欠陥に対して脆弱になる可能性があり、チップの設計と製造においては、細部へのより一層の注意が求められます。

インテルは、より微細なチップの製造を可能にするEUV（極端紫外線）リソグラフィーなどの新技術の導入を検討しています。また、チップ製造コストの削減を目指し、450mmウエハへの移行を進めています。さらに、シリコンに代わる可能性のあるチップ材料の研究も進めています。

14nmプロセスの後継は10nmプロセスと7nmプロセスです。ホルト氏はこれらのプロセスを採用した最初のチップがいつリリースされるかについては言及しませんでしたが、ムーアの法則は適用可能となるでしょう。

「我々はムーアの法則の約束を今後も実現できると確信している」とホルト氏は語った。