UCIeチップ規格はレゴのようなPCへの道を開く可能性がある

PC業界では長年、プロセッサ、拡張カード、メモリなどを組み合わせてモジュール型の拡張可能なプラットフォームを構築するという手法が採られてきました。現在、ある企業グループが、Universal Chiplet Interconnect Express（UCIe）と呼ばれる技術で、チップレベルでこの手法を実現しようとしています。

UCIeは、「チップレット」（チップパッケージ内に統合された個々の自己完結型ロジック）という概念を半導体業界全体に開放します。AMDとIntelは長年にわたりこの技術を採用してきました。例えば、IntelはCo-EMIBとODI接続によってハイブリッドチップ「Alder Lake」を世に送り出しました。AMDとIntelの専門的なエンジニアリングパートナーシップにより、「Kaby Lake G」と呼ばれるAMD GPUを搭載したIntel CPUも開発されました。

そこで登場するのがUCIeです。これは、将来の「Kaby Lake G」チップの製造をさらに容易にするように設計されています。UCIeは、既存のPCI Express規格、またはデータセンターで使用されているCXL（Compute Express Link）インターフェースのいずれかを使用してデータを転送します。つまり、チップメーカーは、ある企業のCPUコア、別の企業のグラフィックコア、そして別のチップメーカーのWi-Fi無線または5G無線フロントエンドを、UCIeを使ってレゴブロックのように組み合わせることができるのです。これは、グラフィックカードやSSDをPCのPCI Expressスロットに差し込むのとほぼ同じです。UCIeを使えば、これがチップレベルで簡単に実現できます。（UCIeのホワイトペーパー（PDF）に詳細が記載されています。）

UCIeの支援者には、AMD、Arm、Advanced Semiconductor Engineering, Inc.（ASE）、Google Cloud、Intel、Meta/Facebook、Microsoft、Qualcomm、Samsung、TSMCといった大手チップベンダーおよびファウンドリベンダーが名を連ねています。唯一の例外は、まだ正式に署名していないNvidiaです。

この新しい規格は、ある種の譲歩でもあります。今日の設計に対する要求が、業界の物理的な製造能力をはるかに超えていることを認めたものです。PC業界は数十年にわたり、CPU、GPU、I/Oなどをすべて1つのチップに搭載したオールインワンPCプロセッサの設計に取り組んできました。しかし、チップが大型化するにつれて、リソグラフィエラーが発生しやすくなり、チップ全体が無駄になる可能性があります。実際、UCIeは、新しいハイブリッドチップが物理的に大きすぎて、今日のリソグラフィ装置では製造できなくなる日が来ることを想定して構築されています。

UCIExpress.org

「処理能力への需要が飽くなきものがあり、多くの設計がレチクルの限界に達しつつあるのが現状です。そのため、私たち（ここで言う「私たち」とは、より広範な業界全体を指します）にとって、より小さなチップレットを製造し、それらをパッケージ上でつなぎ合わせて単一のエンティティとして動作させる方が容易です」と、UCIe議長でインテルのシニアフェローであるデベンドラ・ダス・シャルマ氏はHPCWireに語った。「つまり、これはスケールアップ型のソリューションと言えるでしょう。」

仮にUCIeが実現すれば、適切なライセンスと知的財産を持つ人なら誰でも、あらゆる企業のロジックを搭載したチップパッケージを組み立てることができるようになります。また、UCIeは、あらゆる規模の小規模スタートアップ企業が特殊なロジックを開発し、UCIeインターフェースでパッケージ化し、他のチップ企業に販売できるようになることも示唆しています。

公平を期すために言うと、チップ業界は既に数十年前からこの機能を備えており、アルテラやザイリンクスといった企業のプログラマブルロジックやFPGAがその一例です。興味深いことに、両社は最近IntelとAMDに買収されました。ここから興味深い推測が生まれます。10年ほどで、IntelとAMDが新たな「PC」メーカーになる可能性はあるのでしょうか？

著者: マーク・ハッハマン、PCWorld シニア編集者