インテルは、EMIB、ODI接続の共存によりチップレットコンセプトを次のレベルに引き上げました。

IntelのEMIBは、AMDとのKaby Lake-Gパートナーシップの基盤となりました。IntelのFoveros積層ダイ技術は、次期Lakefieldチップの基盤となりました。現在、IntelはEMIBとFoverosを統合し、「co-EMIB」と呼ぶ技術を開発しており、より高度なODIインターフェースも搭載しています。

インテルはブログ投稿で、これらの技術は「製品レベルのパフォーマンス、消費電力、実装面積を向上させると同時に、システムアーキテクチャの抜本的な見直しを可能にする」と述べています。どちらも、基盤となるシリコンやマイクロアーキテクチャ全体の変更ではなく、チップのパッケージングと接続方法の進歩を表しています。

どちらの技術もいつ市場に投入されるのか、またどのような製品に影響を与えるのかは明確ではありません。しかし、EMIBとFoverosが既に何を生み出したかは分かっています。EMIBは、2017年にAMDとIntelが画期的なKaby Lake-Gの単発パートナーシップを締結した基盤となり、「チップレット」という概念を世界に紹介しました。一方、Foverosは、低消費電力アプリケーション向けにAtomチップとCoreチップを積層した、次期Lakefieldチップに採用されるチップスタッキング技術です。

インテルがEMIBとFoverosを必要とする理由

なぜEMIBやFoverosが必要なのでしょうか？それは、システム全体に必要なチップを単一のシリコンダイに詰め込むのはあまりにも高価すぎるからです。従来のシリコンプロセスを組み合わせることでチップを安価に製造できるだけでなく、製造上の欠陥によって巨大なモノリシックダイが役に立たなくなる可能性があります。より小型で安価なチップを多数集積し、高速インターコネクトで接続すれば、効果的な妥協策となり得ます。EMIBとFoverosは、それを実現する上で役立ちます。

組み込みマルチダイ・インターコネクト・ブリッジ（EMIB）は、チップのI/Oピンを別のチップのI/Oピンに拡張することで、最適化されたチップ間相互接続を提供します。これにより、チップのパッケージを2次元に拡張しても、パフォーマンスをあまり犠牲にしません。また、Intelのような設計者にとっては、一部のロジックを旧式の安価な技術で製造し、他のコアを最新かつ最速の10nmプロセスで製造することでコストを削減する手段にもなります。EMIBはこれらすべてを結び付けることができます。

2018年、インテルはチップを垂直方向にも拡張できるFoverosスタッキング技術を世界に発表しました。Foverosは、低消費電力CPUを別のCPUの上に積み重ね、さらにはメモリを搭載することを可能にします。インテルは1月に、FoverosがLakefieldを繋ぐインターコネクトになると発表し、5月にはSunny CoveアーキテクチャとTremontアーキテクチャを組み合わせたものとして詳細を説明しました。

フォベロス3 — インテルは昨年末、Foveros テクノロジーの仕組みについて説明した。

Co-EMIBとODI: チップを上、下、外に拡張

EMIBとFoverosテクノロジーの仕組みを理解していれば、co-EMIBがこれら2つをどのように組み合わせるかをより深く理解できるでしょう。Intelによると、co-EMIBは、実質的に1チップ分の性能で、2つ以上のFoveros要素を水平方向に相互接続することを可能にします。また、メモリやアナログロジックを高帯域幅かつ低消費電力で接続することも可能です。高層ビルがフロアを積み重ねるのと同じように、積み重ねられたFoverosチップを想像してみてください。co-EMIBは、2つの異なるFoverosスタック間の一種のスカイブリッジとして機能します。

スカイブリッジペトロナス — Intel co-EMIB テクノロジーは、積み重ねられた 2 つの Foveros タワー間のスカイブリッジのように機能します。

Intelは、FoverosとEMIBの組み合わせの最適化版とも言える、全方向相互接続（ODI）についても言及している。Intelによると、「最上位チップはEMIBと同様に、他のチップレットと水平方向に通信できます」。「また、Foverosと同様に、下層のベースダイにあるシリコン貫通ビア（TSV）と垂直方向にも通信できます」。

インテルによると、これらの大型ビア（異なる基板層間の金属接続）は、基板を介して最上層ダイ自体に搭載されたロジックに電力を伝達することも可能にする。インテルはビアを通常よりもさらに大きくすることで、抵抗を低減し、より多くの電力を流せるようにした。

ついにインテルは、MDIOと呼ばれる新しいダイ・ツー・ダイ・インターフェースを公開しました。セミコン・ウェストでのプレゼンテーションでインテルは、MDIOは2020年にデビューし、5.4Gbpsのピン速度を実現すると述べました。

これがあなたにとって何を意味するか：これらの技術はどれも、あなたの次のPC購入に直接影響を与えるものではありません。しかし、Intelの設計における柔軟性をさらに高め、ロジックを新たな方法で組み合わせることで、パフォーマンスをさらに向上させる選択肢を提供します。ムーアの法則が減速するにつれて（継続的な改善への要求は鈍化しないものの）、Intelとその競合他社は創造的な思考を迫られることになります。

午後11時33分に詳細を追加して更新しました。