Latest evidence-based health information
Apps

AMD 3D V-CacheがRyzenのパフォーマンスを最大25%向上させる仕組み

AMD 3D V-CacheがRyzenのパフォーマンスを最大25%向上させる仕組み
AMD 3D V-CacheがRyzenのパフォーマンスを最大25%向上させる仕組み

AMDは月曜日の夜、Computex 2021で、チップレットアーキテクチャを3Dチップレット、具体的には3D V-Cacheテクノロジーへと進化させたと発表しました。このテクノロジーだけでも、RyzenおよびEpycプロセッサのパフォーマンスは最大25%向上すると期待されています。

AMDは3Dチップレット技術で「大きな進歩」を遂げており、2021年末までに「最高級製品」に初搭載する予定であると、AMDの最高経営責任者(CEO)であるリサ・スー博士がComputexの基調講演で述べた。3D V-Cacheにより、AMDはRyzen 5000モバイルプロセッサを採用し、その上に64MBのSRAMキャッシュを直接接続することができる。

スー氏は、AMD最速のゲーミングCPUであるRyzen 9 5900Xを披露し、3D V-Cacheを搭載したプロトタイプの5900Xと比較しました。Xbox Game Studiosの Gears 5では、 フレームレートが12%向上しました。また、同じクロックの5900Xを使用した他のゲームでは、パフォーマンスが4~25%向上し、平均で14%向上したとスー氏は述べました。

AMD Computex 2021 3D Vキャッシュ ゲーミング FPS 2 YouTube / AMD

AMD の Lisa Su 博士は、プロトタイプの 3D V-Cache がゲーム パフォーマンスをいかに劇的に向上させることができるかを示すベンチマークを提供しました。

積み重ねられたチップは未来のようだ

聞き覚えのある話かもしれません。2018年、IntelはCPUロジックを積み重ねるFoverosテクノロジーを披露し始めました。この技術によって、Intelは短命に終わったLakefieldプロセッサだけでなく、より高性能なAlder Lakeチップを開発することができました。Computexでは、デスクトップ版とモバイル版の両方が展示されました。 

AMD Computex 2021 3D Vキャッシュ図の改良版(大型版) YouTube / AMD

AMD CEO の Lisa Su 博士が Computex のプレゼンテーションで 3D V-Cache について説明します。

しかし、Tirias Researchのアナリスト、ケビン・クルーウェル氏によると、AMDの3Dスタッキング技術の実装は異なるという。AMDは、ファウンドリパートナーであるTSMCのシリコン貫通ビア技術を採用している。これは、メモリメーカーがDRAMとNANDフラッシュを積層するのに使用する技術に類似している。この技術はFoverosよりも電力と帯域幅に優れているが、製造精度は未知数だ。

「AMDはこの技術を活用し、L3キャッシュを増設することでCPUの性能を約12%向上させています」とクルーウェル氏はインスタントメッセージで述べた。「この技術はEPYCサーバーにも適用可能です。」

大容量キャッシュをCPUのすぐ隣に配置すると、パフォーマンスが大幅に向上する可能性があります。プロセッサは命令を要求する必要があり、システムメモリから命令を探すのではなく、アクセスしやすいキャッシュに格納することで、システムパフォーマンスを簡単に向上させることができます。しかし、キャッシュをプロセッサダイに組み込むと、チップの欠陥が発生する可能性が高まります。最悪の場合、チップ全体が使用不能になる可能性があります。

キャッシュを別ダイとして追加し、それを積層することで、スペースとコストを節約しながら、帯域幅の優位性を維持し、利用可能なキャッシュ容量を大幅に増やすことができます。例えば、Su氏によると、プロトタイプでは各AMD CCDにSRAMをはんだ付けし、合計192MBのSRAMキャッシュを搭載していました。現在の5900Xで利用可能なL3キャッシュはわずか64MBで、3D V-Cacheプロトタイプの3分の1に過ぎません。

AMD Computex 2021 3D Vキャッシュチップのクローズアップ YouTube / AMD

AMD の Su 氏が 3D V-Cache チップのプロトタイプを掲げている。

AMDのマルチチップモジュールとチップレットアプローチに続き、スー氏は3Dチップレットを「次なる大きな前進」と呼んだ。CPUダイの上に追加のシリコンを配置することで、利用可能なキャッシュ容量が3倍になる。TSMCのシリコン貫通ビア(オンチップ「ワイヤ」)により、CPUとキャッシュは2TBps以上の帯域幅で相互通信できるとスー氏は述べた。また、AMDのダイツーダイアプローチは、はんだバンプではなく直接銅接続を使用しているとスー氏は述べた。これは、マイクロバンプを使用するため消費電力が多く、帯域幅が狭いIntelのFoverosアプローチに対する間接的な批判だと、クルーウェル氏は指摘した。

現時点では、これはAMDがIntelのAlder Lakeアプローチを容易に再現できないことを意味します。一方で、AMDはRyzenとEpycプロセッサ、そしておそらくGPUでもパフォーマンス向上を実現できるため、これは問題にならないかもしれません。さて、問題は、AMDのどのチップが3D V-Cacheを搭載するのかということです。

Otpoo

Health writer and researcher with expertise in evidence-based medicine and healthcare information.