インテルは火曜日の朝、単一の連続したシリコン板を使って作られる現在のプロセッサは、まもなく高速で相互接続された複数のチップに取って代わられるかもしれないと発表した。
インテルは、新しいEmbedded Multi-die Interconnect Bridge（EMIB）テクノロジーにより、22nmチップを10nmチップおよび14nmチップに接続し、すべて同じプロセッサ上で動作できるようになると述べた。
「例えば、高性能のシリコン ブロックと IP を、さまざまなノードから作られた低電力要素と組み合わせて、極限の最適化を実現できます」と、インテルのクライアント、IoT、システム アーキテクチャ グループを率いる Murthy Renduchintala 氏は述べています。
これは、同社がこれまで CPU や SoC のほとんどを製造してきた方法とは根本的に異なる。同社では、CPU や SoC のすべてのコンポーネントが同じプロセスで構築されている。
レンダチンタラ氏は、EMIB を特定の今後の SoC や CPU に採用するとは明言しなかったが、この技術がインテルの短期および長期の製品に大きな役割を果たすことは明らかだと述べた。
レンダチンタラ氏は、EMIBは従来のマルチチップ技術に比べてレイテンシを4分の1に削減しながら、「数百ギガバイト」の速度を達成できると述べた。
「これはインテルにとって本当に変革をもたらす技術だ」と彼は語った。
インテル 今日の CPU はモノリシック設計であり、すべての機能が同じプロセス テクノロジに基づいて構築されています。
EMIBを採用することで、IntelはCPUとグラフィックコアを最先端の10nmプロセスで製造し、低性能コンポーネントを14nmプロセスで製造することが可能になります。一方、電源回路など、例えば22nmプロセスで製造することでメリットが得られる可能性のある部品は、より大規模なプロセスで製造できます。Intelはかつて、第4世代Haswellおよび第5世代BroadwellチップでCPUに電圧レギュレータを統合する試みを行いました。しかし、第6世代Skylakeおよび第7世代Kaby Lakeでは、統合型電圧レギュレータは廃止されました。これは、完全に統合された電圧レギュレータを14nmプロセスにスケールダウンする際に問題が発生したためだと考えられています。EMIBバージョンであれば、FIVRを22nmプロセスで維持できる可能性があります。
インテル インテルの将来の CPU では、複数のプロセス テクノロジが融合される可能性があります。
インテルが2つのチップを1つのCPUに統合することを検討したのは今回が初めてではありません。オリジナルのPentium Proの設計は、Core 2 QuadシリーズのCPUと同様に、マルチチップパッケージでした。
しかし、EMIBははるかに先進的で、シリコン自体の中に構築されます。従来のマルチチップパッケージ設計では、チップが実装された基板に配線が通されます。そのため、配線数と動作速度には制限があります。
もう一つの方法は、シリコンインターポーザーを使用してダイを接続することです。この方法では配線密度が高く、高性能が得られますが、製造コストが高くなります。
EMIB により、パフォーマンスをあまり犠牲にすることなく、チップを組み合わせることが本質的にはるかに容易になります。
インテル Intel によれば、同社の Embedded Multi-die Interconnect Bridge は、チップを接続するためにインターポーザーを使用する方法よりもコスト効率が高く、マルチチップ パッケージ設計よりもはるかに優れたパフォーマンスを提供するという。
インテルは報道関係者や金融アナリスト向けの技術・製造展示会でEMIBを強調しましたが、EMIBの採用は今回が初めてではありません。インテルは、SoCの構築にEMIDを採用したAltera Stratix 10でEMIBを導入しました。
インテル Intel はすでに、新しい EMIB インターコネクトを使用して複数のチップを結合し、Altera Stratix 10 を製造しています。
